Rhea1 wychodzi z laboratoriów. Europejski CPU trafia do dwóch dużych projektów HPC
Procesor Rhea1 firmy SiPearl wchodzi w kolejny etap wdrożeń. W ciągu dwóch dni producent poinformował o dostarczeniu serwera z tym CPU do laboratorium HPE w Grenoble oraz pierwszych procesorów do Bull, gdzie zostaną wykorzystane w części obliczeniowej superkomputera JUPITER. To jeden z najbardziej konkretnych dotąd efektów europejskich prac nad własnymi procesorami dla HPC i centrów danych.
Pierwszym z projektów jest OpenCUBE finansowany z programu Horizon Europe. Do laboratorium HPE w Grenoble trafił pierwszy Seine Server firmy SiPearl wyposażony w Rhea1. Projekt ma doprowadzić do stworzenia gotowej do wdrożenia platformy chmurowej wykorzystującej europejskie procesory oraz otwarty stos oprogramowania.
Serwer przeszedł wcześniej w laboratoriach SiPearl m.in. testy integracji z technologią sieciową HPE Slingshot, a kolejne próby będą prowadzone już w pilotażowym środowisku OpenCUBE. W przedsięwzięciu uczestniczą również KTH Royal Institute of Technology, ECMWF, Semidynamics i Technical University of Munich.
Rhea1 trafi również do JUPITERa
Jeszcze większe znaczenie ma równoległe rozpoczęcie dostaw pierwszych procesorów Rhea1 do Bull. Firma integruje je z platformą BullSequana XH3000 przeznaczoną dla JUPITERa, pierwszego europejskiego superkomputera klasy exascale działającego w Jülich Supercomputing Centre w Niemczech.
JUPITER korzysta z modułowej architektury, w której akcelerowany Booster opiera się na technologii NVIDIA Grace Hopper, natomiast Cluster Module jest przeznaczony do bardziej klasycznych i intensywnie korzystających z pamięci obciążeń CPU. Według aktualnej dokumentacji Jülich Supercomputing Centre część oparta na Rhea1 ma obejmować 162 węzły z dwoma procesorami w każdym, czyli łącznie 324 CPU. Obok nich przewidziano 582 dwuprocesorowe węzły z AMD EPYC Turin.
80 rdzeni i HBM w jednym pakiecie
Rhea1 integruje 80 rdzeni Arm Neoverse V1, z których każdy dysponuje dwiema jednostkami SVE o szerokości szyny danych wynoszoącej 256 bitów. Procesor zawiera także cztery stosy pamięci HBM, cztery interfejsy DDR5 i 104 linie PCIe Gen5. Całość liczy ponad 61 mld tranzystorów.
SiPearl projektuje Rhea1 w Europie, natomiast produkcją chipa zajmuje się TSMC. Dostępność komercyjna procesora jest planowana na koniec 2026 roku. Dostawy do HPE i Bull pokazują więc przejście od etapu uruchamiania pierwszych egzemplarzy do integracji z rzeczywistą infrastrukturą serwerową i HPC.
Najnowszy numer
Najnowszy numer