IMEC wdrożył CFET, urządzenie, które zostanie wprowadzone w węźle A7 w procesie 0,7 nm

Belgijskie centrum badawcze mikroelektroniki IMEC 18 czerwca zaprezentowało pierwsze urządzenie CMOS CFET z ułożonymi w stos dolnymi i górnymi stykami źródła/drenu podczas sympozjum technologii i obwodów IEEE VLSI 2024 (2024 VLSI). 

Chociaż wyniki uzyskano przy użyciu technik litografii przedniej strony obu styków, firma IMEC wykazała również możliwość przeniesienia dolnych styków na tylną stronę płytki, co potencjalnie zwiększa przeżywalność najlepszych urządzeń z 11% do 79%.

IMEC wyjaśnił, że ich plan działania w zakresie technologii logicznej przewiduje wprowadzenie technologii komplementarnego tranzystora polowego (CFET) do architektur urządzeń w węźle A7.

Oczekuje się, że w połączeniu z zaawansowanymi technologiami okablowania, CFET zmniejszy standardową wysokość ogniwa z 5 ton do 4 ton lub nawet mniej, bez utraty wydajności.

Spośród różnych podejść do integracji pionowo ułożonych struktur nMOS i pMOS, integracja monolityczna jest uważana za najmniej destrukcyjną w porównaniu z istniejącymi przepływami procesów nanoarkuszowych.

Na sympozjum VLSI 2024 firma IMEC po raz pierwszy zademonstrowała funkcjonalne, monolityczne urządzenie CMOS CFET ze stykami górnymi i dolnymi. Urządzenie ma bramkę o długości 18 nm, odstęp między bramkami 60 nm i odległość pionową między typem n a typem p wynoszącą 50 nm. Przebieg procesu zaproponowany przez IMEC obejmuje dwa moduły specyficzne dla CFET: środkową izolację dielektryczną (MDI) oraz ułożone w stosy dolne i górne styki.

MDI to moduł opracowany przez firmę IMEC, służący do izolowania górnej i dolnej bramki oraz różnicowania ustawień napięcia progowego pomiędzy urządzeniami typu n i typu p. Opierając się na modyfikacjach „aktywnego” wielowarstwowego stosu Si/SiGe w CFET, moduł MDI umożliwia kointegrację wewnętrznych przekładek — cechę unikalną dla nanoarkuszy, która izoluje bramkę od źródła/drenu.

„Najlepsze wyniki pod względem kontroli procesu uzyskaliśmy, stosując podejście oparte na MDI, tj. przed zagłębieniem źródła/drenu – etapem, w którym nanoarkusze i MDI są rozcinane w celu uzyskania dostępu do ścian bocznych kanału i rozpoczęcia epi źródła/drenu. Innowacyjne wytrawianie wnęki źródła/drenu z „zakrywaniem na miejscu” umożliwia zastosowanie MDI w pierwszej kolejności poprzez ochronę twardej maski/przekładki przewężki podczas wnęki źródła/drenu” – stwierdził Naoto Horiguchi, dyrektor ds. technologii urządzeń CMOS w IMEC.

Drugim krytycznym modułem jest utworzenie ułożonych w stos styków dolnego i górnego źródła/drenu, oddzielonych pionowo izolacją dielektryczną. Kluczowe etapy obejmują napełnianie i trawienie metalem stykowym z dolnym podłożem, a następnie wypełnianie dielektrykiem i trawienie – a wszystko to odbywa się w ograniczonej przestrzeni stosu MDI. Naoto Horiguchi zauważył, że opracowanie dolnych styków od strony przedniej napotkało wiele wyzwań, co potencjalnie wpływa na rezystancję dolnych styków i ogranicza okno procesowe dla najlepszych urządzeń.

Na konferencji VLSI 2024 firma IMEC wskazała, że ​​pomimo dodatkowych procesów, takich jak łączenie i pocienianie płytek, projekt ten okazał się wykonalny, co sprawia, że ​​struktura styku z dolnym tyłem jest atrakcyjną opcją dla branży. Obecnie trwają badania mające na celu określenie optymalnego sposobu okablowania styków.