Technologia ALD ma zmniejszyć zapotrzebowanie na proces EUV

Chul Joo Hwang, prezes południowokoreańskiej firmy Jusung Engineering zajmującej się sprzętem półprzewodnikowym, stwierdził niedawno, że przyszłe półprzewodniki będą łączyć tranzystory, ponieważ rozwój pamięci DRAM i układów logicznych osiągnął swój limit. 

Według raportu południowokoreańskiego dziennika The Elec Hwang uważa, że ​​oznacza to opracowanie większej liczby technologii osadzania warstwy atomowej (ALD), aby ograniczyć stosowanie etapów litografii w ekstremalnym ultrafiolecie (EUV) w procesie produkcji zaawansowanych chipów.

Technologia ALD to proces cienkowarstwowy, który umożliwia narastanie materiałów warstwa po warstwie, zapewniając wysoką jednorodność, precyzyjną kontrolę grubości i doskonałe pokrycie stopni, pokonując wyzwania stojące przed tradycyjnymi technologiami procesowymi.

Podobno układanie tranzystorów w stosy może zmniejszyć potrzebę dalszego skalowania tranzystorów. Jako dowód oczekuje się, że w produkcji pamięci DRAM 3D będzie używany sprzęt wykorzystujący głębokie ultrafiolet (DUV).

Hwang uważa, że ​​w miarę jak układanie w stosy staje się coraz ważniejsze, wzrośnie również zapotrzebowanie na sprzęt ALD. Dodatkowo produkcja półprzewodników III-V i półprzewodników IGZO wymaga sprzętu ALD.