Huawei ujawnia szczegóły technologii Tau Scaling Law V2

Koncern Huawei zaprezentował zaktualizowaną wersję swojej autorskiej teorii skalowania układów scalonych. Nowa dokumentacja ujawnia szczegółowe parametry technologii pionowego układania struktur krzemowych, która trafi do nadchodzących procesorów konsumenckich oraz akceleratorów sztucznej inteligencji. Rozwiązanie to pozwala na radykalne zwiększenie gęstości upakowania tranzystorów bez konieczności stosowania najnowocześniejszych procesów litograficznych.

Najnowsza wersja dokumentu opublikowana na platformie ChinaXiv opisuje zasady działania tak zwanej teorii skalowania czasowego dla wielopoziomowych systemów elektronicznych. Pierwszym komercyjnym sprawdzianem dla tego podejścia będzie procesor Kirin, którego premiera planowana jest na sezon jesienny bieżącego roku. Nowa architektura ma pozwalać na wdrożenie dwuwarstwowego systemu pionowego układania obwodów logicznych. Zastosowanie tej metody w nadchodzącym układzie generuje potężny skok wydajnościowy w porównaniu do ubiegłorocznej bazy.

Dane liczbowe zawarte w analizach inżynieryjnych pokazują wzrost gęstości upakowania elementów półprzewodnikowych ze 155 mln do 238 mln tranzystorów na milimetr kwadratowy. Oznacza to czysty zysk na poziomie około 53,5% względem dotychczasowego procesora Kirin 9030 Pro. Chiński dziennik Stdaily zajmujący się nauką i technologią zauważa, że osiągnięcie identycznych rezultatów za pomocą tradycyjnych metod miniaturyzacji zajęłoby przemysłowi około trzech lat. Pierwsze smartfony wykorzystujące to przełomowe rozwiązanie zadebiutują na rynku już w nadchodzących miesiącach, stając się realnym testem rynkowym dla inżynierów z Państwa Środka.

Nowatorska metodologia opiera się na rozdzieleniu obwodów cyfrowych, analogowych oraz pamięciowych pomiędzy pionowo ułożone warstwy aktywne. W segmencie mobilnym technologia ta zapewniać ma redukcję zużycia energii o 41% przy jednoczesnym zachowaniu dotychczasowego poziomu wydajności na stałym węźle produkcyjnym. Koncern z Shenzhen przewiduje, że w ciągu najbliższej dekady systemy trójwymiarowe ewoluują od punktowej optymalizacji ścieżek krytycznych do pełnych struktur wielowarstwowych. W efekcie każdy gotowy komponent będzie integrował trzy lub nawet więcej aktywnych poziomów krzemu.

Siłą napędową tych zmian jest niskotemperaturowe „spajanie” hybrydowe, które znacząco zmniejsza obciążenia termiczne występujące między poszczególnymi elementami. Dodatkowo przeniesienie punktów lądowania pionowych połączeń międzywarstwowych na niższe warstwy metalu pozwala uwolnić ponad 30% zasobów trasowania sygnałów. Taka trajektoria rozwoju technologicznego pozwala zakładać, że gęstość upakowania przekroczy granicę 400 mln tranzystorów na milimetr kwadratowy w perspektywie najbliższych dziesięciu lat. Pozwoli to zniwelować ograniczenia wynikające z barier nakładanych przez globalne sankcje handlowe.

Akceleratory sztucznej inteligencji następne w kolejce

Druga faza rozwoju opisywanego standardu zakłada przeniesienie zebranych doświadczeń bezpośrednio do sektora systemów serwerowych. Pionowa architektura znajdzie zastosowanie w zaawansowanych procesorach graficznych oraz chipach wspierających obliczenia sieci neuronowych. Choć technologia ta w pierwszej kolejności pomoże smartfonom przekroczyć taktowanie zegara procesora na poziomie 4 GHz, to docelowym beneficjentem zostaną układy profesjonalne. Według ujawnionych planów, flagowy akcelerator sztucznej inteligencji Ascend 990 otrzyma pełne wsparcie dla trójwymiarowego składania struktur około 2030 roku.

W projektach dla centrów danych kluczowe znaczenie odegra zintegrowany stos technologiczny łączący kilka innowacyjnych rozwiązań. Inżynierowie zamierzają połączyć ujednoliconą magistralę pamięciową, optyczne układy wejścia oraz wyjścia Hi ONE umieszczone blisko obudowy, a także powierzchniowe składanie trójwymiarowe. Całość ma zapewnić ponad stukrotny wzrost integracji sprzętowej przed 2035 rokiem. Pozwoli to chińskiemu producentowi na budowę niezwykle wydajnych klastrów obliczeniowych zdolnych do obsługi najbardziej wymagających modeli językowych nowej generacji.